MEMORIAS ELECTRÓNICAS

CONCEPTO

Memoria Electrónica es un Sistema Digital (de naturaleza combinacional y/o secuencial) capaz de almacenar información binaria organizada de forma tal que el acceso a la misma se realiza en forma parcial. Es decir que, en un momento dado, sólo se puede acceder a una porción de la memoria llamada: **palabra**. Esta palabra tiene una **longitud** de n bits.

ELEMENTO DE MEMORIA

Llamamos **elemento de memoria** (biestable), al dispositivo elemental capaz de almacenar un bit. Existen varios **biestables** que se usan en la construcción de memorias

a) Circuito candado BIPOLAR
b) Circuito candado MOSFET
c) Capacitor Cg de un transistor MOSFET
d) Resistencia implementada con junturas PN (DIODOS, transistores BIPOLARES) o canales p o n de transistores MOSFET.
e) Fusibles
f) Capacitor con PUERTA flotante Cg de un transistor MOSFET.

El uso de estos elementos de memoria da lugar a distintos tipos de Memorias Electrónicas.

NECESIDAD DE IMPLEMENTAR MEMORIAS

- Almacenamiento de datos
- Síntesis de Sistemas Secuenciales
- Síntesis de Sistemas Combinacionales
- Generación de señales complejas

DIAGRAMA EN BLOQUES



MODO DE FUNCIONAMIENTO

Se indica el siguiente modo de funcionamiento, llamado ACCESO A LA MEMORIA

A. Especificar la posición de la palabra a la que se pretende acceder (direccionamiento). Existen tres formas de hacerlo:
    1) Suministrar una DIRECCIÓN de m bits de forma que 2^m indica la cantidad de posiciones de la memoria
    2) Acceder DIRECTAMENTE a una posición, determinada en función del primer o último acceso.
    3) Suministrar una información (DATO) a fin de acceder a otra información (DATO) asociada a la ingresada, o bien verificar que la información suministrada esté o no en la memoria.
B. Suministrar la información (DATO) en caso de pretender ingresar (ESCRIBIR) en la memoria
C. Suministrar las señales de Control necesarias para ingresar (ESCRIBIR) o extraer información (LEER)

La culminación de estos tres pasos da lugar a lo que llamamos:

- CICLO DE LECTURA
- CICLO DE ESCRITUTA

Estos CICLOS que consisten en una secuencia de señales a fin de realizar el acceso a la memoria, dependen de cada memoria en particular.

PARÁMETROS

Se definen los siguientes parámetros generales de las memorias:

- Tiempo de LECTURA (t_L): Es el tiempo que transcurre desde el momento en que se da la orden de lectura y el momento en que los datos están disponibles en las líneas de información.
- Tiempo de ESCRITURA (t_E): Es el tiempo que transcurre desde el momento en que se da la orden de escritura y el momento en que los datos están efectivamente escritos en la memoria mas el tiempo necesario para establecer la dirección.
- Tiempo de CICLO (t_C): Es el mínimo tiempo que debe transcurrir entre dos lecturas o dos escrituras sucesivas. El t_C es mayor que t_L o t_E.
- Capacidad: Es la cantidad de bits que una memoria puede almacenar. Se especifica en bits pero también puede expresarse en cantidad de palabras.
- Tipo de ACCESO:
    - ACCESO ALEATORIO: Cuando el tiempo de acceso (lectura o escritura) es similar para cualquier posición.
    - ACCESO SERIE: Cuando el tiempo de acceso (lectura o escritura) depende de la posición.
    - ACCESO ASOCIATIVO: Cuando en vez de suministrar una dirección, se suministra una información (DATO) y la memoria responde con otra información asociada o confirmando si tiene o no el DATO asociado.
- VOLATILIDAD: Memorias que pierden su contenido cuando dejan de alimentarse
- LECTURA DESTRUCTIVA: La información leída deja de estar en la memoria.
- ESCRITURA DESTRUCTIVA: Cuando se escribe se pierde información en la memoria.

CLASIFICACIÓN

	ACCESO	TIPO	TECNOLOGÍA		VOLATILIDAD	ELEMENTO DE MEMORIA
MEMORIAS ELECTRÓNICAS	ALEATORIAS (RAM)	ACTIVAS	RAM Estáticas (SRAM)	BIPOLARES	VOLATIL	Candado BIPOLAR
				MOS		Candado MOS
			RAM Dinámicas (DRAM)	FPM		Capacitor Cg
				EDO		
		PASIVAS	ROM		NO VOLATIL	Juntura PN o canal MOSFET
			PROM			Fusible
			RPROM	EPROM		Capacitor Cg con puerta flotante
				EEPROM		
				FLASH		
	SERIE (SAM)	RD S-S	DINÁMICOS		VOLATIL	Capacitor Cg
		FIFO				Candados
		LIFO				
	ASOCIATIVAS (CAM)	UN CAMPO				
		MÁS DE UN CAMPO				

MEMORIAS SRAM



ORGANIZACIÓN INTERNA

2D



3D



SRAM BIPOLAR

ELEMENTO DE MEMORIA





EJEMPLO DE MEMORIA SRAM BIPOLAR CON ORGANIZACIÓN 2D DE 16 X 4



CICLO DE LECTURA



CICLO DE ESCRITURA



SRAM CMOS

ELEMENTO DE MEMORIA



LECTURA DE UNA CELDA SRAM CMOS



(a)



(b)

- B y $\overline{B}$ se precargan a VDD/2
- $v_{\overline{B}}$ se reduce y v_B se eleva
- Entre B y $\overline{B}$ se produce una tensión diferencial de algunos dv
- La lectura no es destructiva

ESCRITURA DE UNA CELDA SRAM CMOS



- B se reduce a 0v y $\overline{B}$ se eleva a V_{DD}
- $v_{\bar{Q}}$ aumenta cargando $C_{\bar{Q}}$ y v_Q disminuye descargando C_Q
- Cuando ambas llegan a VDD/2 comienza la realimentación positiva de la celda
- El tiempo de escritura en menor que el de lectura ya que C_Q es menor que C_B

AMPLIFICADOR PARA CELDAS CMOS

OPERACIÓN

- ✓ Se activa el circuito de precarga haciendo Øp = 1
- ✓ Se activa la línea de palabra
- ✓ Se conecta el amplificador haciendo Øs = 1
- ✓ Si la celda es dinámica se restablece la carga inicial



ESQUEMA DE UNA MEMORIA DE ACCESO ALEATORIO



- Celdas de memoria
- Decodificador de fila
- Decodificador de columna
- Amplificadores de salida/excitadores

DECODIFICADOR DE FILAS



DECODIFICADOR DE COLUMNAS (MULTIPLEXOR)





MEMORIAS DRAM

ELEMENTO DE MEMORIA

LECTURA

- ✓ La línea de bit se precarga a VDD/2
- ✓ Se selecciona la línea de palabra
- ✓ C_S queda en paralelo con C_B
- ✓ Varía la tensión en la línea de bit (mV)
- ✓ El amplificador de columna lleva esta variación a VDD o 0v
- ✓ Se restablece la carga de C_S



ESCRITURA

- ✓ La línea de bit se eleva a VDD o 0v
- ✓ Se selecciona la línea de palabra
- ✓ C_S se carga a VDD o se descarga a 0v

OPERACIÓN DIFERENCIAL DE UNA CELDA DRAM

OPERACIÓN

- ✓ Cada fila se divide en dos mitades iguales
- ✓ Cada media fila se conecta a la mitad de las celdas de la columna y a una celda falsa (C_D)
- ✓ Se seleccionan simultáneamente una fila y la celda falsa opuesta (señal $Ø_D$)
- ✓ La lectura es igual a lo descripto anteriormente



DIAGRAMA EN BOQUES DE UNA MEMORIA DRAM

El refresco de toda la memoria se consigue ejecutando una operación de lectura sobre cada una de las filas que componen la memoria.

El manejo de las memorias **DRAM** integradas se complica aún más por cuanto que, para reducir el número de sus terminales (*pines*), suelen recibir la dirección de fila y la dirección de columna por los mismos terminales; una línea de validación de la dirección de fila RAS y otra de validación de la dirección de columna CAS gestionan el almacenamiento de dichas direcciones en sendos registros de direcciones en el inicio de cada operación de lectura o escritura.



CICLOS DE UNA MEMORIA DRAM

CICLO DE LECTURA

SECUENCIA	RAS/CAS	VALOR	COMENTARIOS
0	RAS = CAS	1	Situación al inicio del ciclo
1	RAS	1	Precarga de los comparadores
2	RAS	↓	Almacenamiento de la dirección de fila
3	RAS	0	Lectura de toda la fila de biestables sobre el registro de fila
4	CAS(WE = 1)	C	Almacenamiento de la dirección de columna
5	CAS(WE = 1)	0	Salida del correspondiente dato (lectura)
6	RAS	↑	Escritura del registro de fila sobre la fila de biestables (refresco)
7	RAS	1	Fin del ciclo de operación (nueva precarga).

RAS es la que controla realmente las «filas de condensadores», lectura RAS = 0 y escritura RAS = 1
con ↓ memoriza la dirección de la fila sobre la que se actúa.
CAS actúa como habilitación de salidas, presentación de un dato con CAS = 0 o estado de alta impedancia con CAS = 1
con ↓ memoriza la dirección de la columna.

CICLO DE ESCRITURA

SECUENCIA	RAS/CAS	VALOR	COMENTARIOS
0	RAS = CAS	1	Situación al inicio del ciclo
1	RAS	1	Precarga de los comparadores
2	RAS	↓	Almacenamiento de la dirección de fila
3	RAS	0	Lectura de toda la fila de biestables sobre el registro de fila
4	CAS(WE = 0)	↓	Almacenamiento de la dirección de columna y recepción del dato desde las líneas de entrada
5	CAS(WE = 0)	0	Almacenamiento del dato en el registro de fila. En esta etapa el dato que había sido recibido por las líneas de entrada en la etapa 4) es almacenado en el registro de fila, en la posición que corresponda a la columna seleccionada.
6	RAS	↑	Escritura del registro de fila sobre la fila de biestables (escritura y refresco)
7	RAS	1	Fin del ciclo de operación (nueva precarga).

Cada operación de lectura o de escritura produce el refresco de la correspondiente fila de la memoria.

REFRESCO

SECUENCIA	RAS/CAS	VALOR	COMENTARIOS
0	RAS = CAS	1	Situación al inicio del ciclo
1	RAS	1	Precarga de los comparadores
2	RAS	↓	Almacenamiento de la dirección de fila
3	RAS	0	Lectura de toda la fila de biestables sobre el registro de fila
5	RAS	↑	Escritura del registro de fila sobre la fila de biestables (refresco)
6	RAS	1	Fin del ciclo de operación (nueva precarga).

CONTROLADORES DE DRAM

NECESIDAD

- El ciclo de lectura y de escritura de las memorias **DRAM** son complejos
- La necesidad de producir cíclicamente un refresco global de la memoria

FUNCIONES

- Logran que las operaciones de lectura y escritura se ejecuten como si fueran memorias **SRAM**
- **A**seguran que se realice el refresco de la memoria con adecuada periodicidad.

En muchas memorias dinámicas, se incluye en el propio bloque integrado el circuito de refresco de la memoria

DRAM-FMT (*fast page mode*).

La velocidad de acceso a una memoria **DRAM** aumenta cuando se realizan operaciones en una misma fila, es decir, cuando no se modifica la dirección de fila sino solamente la de columna: operación en **modo de página**.

Cuando se producen varias operaciones seguidas sobre la misma FILA, solamente es necesario que la primera de ellas ejecute un ciclo normal de lectura o escritura; para los siguientes accesos basta modificar la dirección de columna y conmutar la correspondiente línea de validación CAS, sin necesidad de gastar tiempo en las etapas relativas a la línea RAS. Este tipo de bloques **DRAM** se denomina **FPM.**

Los bloques **DRAM FPM** de alta velocidad (y alta capacidad de memoria) suelen tener tiempos de acceso de 70 ns que se reducen a 40 ns cuando las siguientes operaciones se realizan sobre la misma fila. La figura siguiente se refiere el ciclo de lectura los bloques **DRAM**.

Las operaciones de lectura sobre estas memorias presentan el inconveniente de que la salida de dato es habilitada por la línea CAS, de manera que se interrumpe después de que dicha línea pasa a valor **1** (y, en lecturas sucesivas, hay intervalos de tiempo muerto en los cuales no hay salida de ningún dato correcto).



Operaciones sucesivas de lectura sobre una página DRAM FPM

EDO DRAM

Para aumentar la velocidad de trabajo (en relación con la lectura de registros en la misma FILA) se ha desarrollado un tipo de memorias en que el dato se mantiene en las salidas hasta que, como resultado de una nueva operación de lectura, se presenta el dato siguiente (es decir, el dato de salida se mantiene durante el intervalo en que CAS = 1).



Operaciones sucesivas de lectura sobre una página DRAM EDO

Este tipo de **DRAM** se denomina **EDO** (*extended data output*). De esta forma, los tiempos de acceso para lecturas sucesivas en una misma página se reducen: de 60 ns en el primer acceso se pasa a 25 ns en los siguientes.

SDRAM

Aún se consiguen velocidades mayores cuando se trata de operar sobre posiciones sucesivas de una misma página; para ello el registro de dirección de columna se configura en forma de contador con una entrada de reloj que permite incrementar sucesiva y rápidamente la columna: memorias dinámicas síncronas **SDRAM** (*synchronous DRAM*). Los tiempos de accesos sucesivos en una misma página son aún menores: de 40 ns en primer acceso se baja a 8 ns en los siguientes.



Operaciones sucesivas de lectura sobre una página SDRAM

MEMORIAS ROM

ELEMENTO DE MEMORIA



Si en el bit m-ésimo de la palabra n-ésima hay un “1”, tendremos un diodo.



Si en el bit m-ésimo de la palabra n-ésima hay un “0”, no hay conexión

El DIODO correspondiente a “1” en realidad se implementa como un transistor:



BIPOLAR



MOS

DIAGRAMA EN BLOQUES



EJEMPLO DE ROM CMOS DE 8 X 4



MEMORIAS PROM

Los elementos de conexión son diodos o transistores con un fusible en serie. Inicialmente la memoria presenta todas las conexiones establecidas. La programación consiste en destruir el fusible en aquellos lugares donde quiere almacenarse un 0. Esto se consigue direccionando la palabra deseado e inyectando una corriente adecuada en las salidas. Se deduce que una vez programada la memoria ya no es posible volver a hacerlo. Para la grabación de estas memorias es necesario disponer de equipos de grabación especiales, disponibles comercialmente.

EJEMPLO DE MEMORIA PROM BIPOLAR



MEMORIAS RPROM

A diferencia de las anteriores pueden ser reescritas por el usuario. Se distinguen tres tipos de RPROM

- EPROM Las celdas están constituidas por puertas flotantes de transistores MOS. La descarga se realiza con luz ultravioleta exponiendo la celda a la misma por varios minutos. La reprogramación es eléctrica aplicando tensiones superiores a las de funcionamiento. La reprogramación es permanente hasta que vuelva a grabarse.
- EEPROM Similares a las anteriores con diferencia que el borrado es posición a posición, eléctrico y en algunas caso puede realizarse con la memoria inserta en el circuito.
- FLASH Similares a la anterior solo que el borrado se realiza simultáneamente a todas la posiciones.

ELEMENTO DE MEMORIA





EPROM 2716

El M2716 es una memoria EPROM de UV 16384 bits borrables y eléctricamente programable, adecuada para aplicaciones en las que se necesita realizar pruebas y contrapruebas en el desarrollo de un proyecto. La memoria M2716 se presenta en un chip de 24 pines (DIL) y posee una ventana sellada y transparente que permite al usuario para exponer el chip a la luz ultravioleta para borrar la configuración de bits. Un nuevo modelo se puede escribir en el dispositivo siguiendo el procedimiento de programación**.**

PIN CONFIGURATIONS



PIN NAMES

A_0–A_{10}	ADDRESSES
$\overline{CE}$/PGM	CHIP ENABLE/PROGRAM
$\overline{OE}$	OUTPUT ENABLE
O_0–O_7	OUTPUTS

MODE SELECTION

PINS / MODE	$\overline{CE}$/PGM (18)	$\overline{OE}$ (20)	V_{PP} (21)	V_{CC} (24)	OUTPUTS (9-11, 13-17)
Read	V_{IL}	V_{IL}	+5	+5	D_{OUT}
Standby	V_{IH}	Don't Care	+5	+5	High Z
Program	Pulsed V_{IL} to V_{IH}	V_{IH}	+25	+5	D_{IN}
Program Verify	V_{IL}	V_{IL}	+25	+5	D_{OUT}
Program Inhibit	V_{IL}	V_{IH}	+25	+5	High Z

BLOCK DIAGRAM





EEPROM AT24HC02B

El AT24HC02B proporciona una memoria de sólo lectura (EEPROM) de 2048 bits eléctricamente borrable y programable organizada en 256 palabras de 8 bits. El dispositivo está optimizado para su uso en aplicaciones donde bajo consumo de energía y operación de bajo voltaje son esenciales. El AT24HC02B está disponible en encapsulado de 8 pines SOIC JEDEC y SOIC 8 y se accede a través de una interfaz en serie de dos hilos. Además, toda la familia está disponible en versiones de 2.5V (2.5V a 5.5V).

Block Diagram



Table 2-1. Pin Configurations

Pin Name	Function
A0 – A2	Address Inputs
SDA	Serial Data
SCL	Serial Clock Input
WP	Write Protect
NC	No Connect

8-lead SOIC



8-lead TSSOP



FLASH SST38VF6401

El SST38VF6401 es una memoria FLASH de acceso paralelo de 4M x16 en tecnología CMOS avanzada MPF de alto rendimiento CMOS Super-Flash. El SST38VF6401 permite escribir (Programar o Borrar) con una fuente de alimentación 2.7-3.6V.



1309 B1.1

TABLE 7: Pin Description

Symbol	Pin Name	Functions
A_{MS}[1]-A_0	Address Inputs	To provide memory addresses. During Sector-Erase A_{MS}-A_{12} address lines will select the sector. During Block-Erase A_{MS}-A_{15} address lines will select the block.
DQ_{15}-DQ_0	Data Input/output	To output data during Read cycles and receive input data during Write cycles. Data is internally latched during a Write cycle. The outputs are in tri-state when OE# or CE# is high.
WP#	Write Protect	To protect the top/bottom boot block from Erase/Program operation when grounded.
RY/BY#	Ready/Busy	To indicate when the device is actively programming or erasing.
RST#	Reset	To reset and return the device to Read mode.
CE#	Chip Enable	To activate the device when CE# is low.
OE#	Output Enable	To gate the data output buffers.
WE#	Write Enable	To control the Write operations.
V_{DD}	Power Supply	To provide power supply voltage: 2.7-3.6V
V_{SS}	Ground	
NC	No Connection	Unconnected pins.

T7.0 1309

1. A_{MS} = Most significant address
   A_{MS} = A_{21} for SST38VF6401/6402/6403/6404



1309 48-tsop P1.0

MEMORIAS DE ACCESO SERIE

Son aquellas en las que el tiempo de escritura o lectura de una posición depende de la situación física de la misma en el interior de la memoria. Para escribir o leer en una de estas memorias es preciso pasar primero por todas las posiciones anteriores.

La información puede organizarse de dos formas:

a) Organización bit a bit

Se disponen tanto las palabras como los bits que las conforman en serie.

La memoria posee una sola línea de entrada de información y una sola de salida. Además posee líneas de control de lectura/escritura.



b) Organización posición a posición

Se disponen las palabras en serie pero los bits que las conforman en paralelo.

En este caso existen n entradas de información y n salidas de información. Las líneas de control también están presentes.



REGISTROS DE DESPLAZAMIENTO

Son aquellas en las que la información se desplaza una posición en un sentido, con cada orden de lectura o escritura. La orden externa de desplazamiento está constituida por los impulsos de un generador (reloj o clock).

Existen dos tipos de registros de desplazamiento: *estáticos y dinámicos*.

REGISTROS DE DESPLAZAMIENTO ESTÁTICOS

Son aquellos en los que los impulsos de desplazamiento pueden anularse por tiempo indefinido sin que la información almacenada se pierda. Están constituidos por biestables síncronos activados por flancos.

REGISTROS DE DESPLAZAMIENTO DINÁMICOS

Son aquellos en los que los impulsos de desplazamiento no pueden anularse porque la información se perdería.
El Elemento de Memoriaes la capacidad parásita de la puerta de un transistor MOS (similar a las DRAM).





CELDA DE MEMORIA

La sencillez de estas celdas y su alta densidad de integración ha permitido construir CI de gran capacidad y bajo costo.

A fin de restaurar la información en estos registros las salidas se conectan a las entradas, de esta forma la información circula permanentemente en todo el registro sincrónicamente a los impulsos del reloj.

LECTURA Y ESCRITURA EN UN RD





MEMORIAS FIFO

Son memorias serie en las que la primera información que entra es la primera que sale (First Input First Output).





FIFO CON UN RD ESTÁTICO

Las memorias FIFO pueden implementarse con registros de desplazamiento estáticos y una unidad de control. Esta última debe tener en cuenta las siguientes características de este tipo de memoria.

- La lectura es destructiva, es decir que al leer, el dato leído ya no está más en la memoria.
- Cada operación de lectura o escritura debe producir un desplazamiento del resto de la memoria.
- Cuando la memoria está llena no podrá escribirse, por lo tanto la Unidad de Control deberá ser capaz de generar una señal de Memoria llena.
- Generar las señales de control necesarias para que el primer dato escrito esté disponible para la primera lectura.
- Deberá aceptar al menos tres entradas exteriores: señal de lectura/escritura, señal de inicio de ciclo y señal de sincronismo.



APLICACIÓN DE UNA FIFO

Las FIFO se encuentran en CI de LSI y una de sus aplicaciones es acoplar sistemas digitales con velocidades de procesamiento diferentes. El sistema rápido va llenando la FIFO mientras que el lento la va vaciando. La capacidad de la memoria debe estar acorde con la diferencia de velocidades y el tamaño del bloque a transferir.



MEMORIAS LIFO

En estas memorias al última información que entra es la primera que sale (Last Input First Output)



IMPLEMENTACIÓN DE UNA LIFO

Una LIFO puede implementarse con un registro de desplazamiento reversible, que está formado por biestables síncronos y multiplexores. La salida de la memoria es la salida del primer biestable y la entrada es el segundo canal del primer multiplexor.





EXTENSIÓN DE LONGITUD DE PALABRA Y CAPACIDAD

Es posible aumentar la capacidad de una memoria partiendo de circuitos integrados de menor capacidad. Esto puede lograrse aumentando la longitud de palabra o la cantidad de las mismas.

EXTENSIÓN DE LA LONGITUD DE PALABRA

En la fig. puede verse una memoria de N palabras de k.m bits, partiendo de un CI de N palabras de m bits. Se observa que las líneas de dirección y de control son compartidas por todos los CI.
Las líneas de datos se amplían de m a k.m bits.



EXTENSIÓN DEL NÚMERO DE PALABRAS



EXTENSIÓN DE LA LONGITUD Y NÚMERO DE PALABRAS